DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2002 EPO. All rts. reserv.

12630926

Basic Patent (No, Kind, Date): JP 7235680 A2 950905 <No. of Patents: 001>

MANUFACTURE OF THIN-FILM TRANSISTOR (English)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO

Author (Inventor): GOTO YASUMASA: SETO TOSHISUKE: KAWAHISA YASUTO

IPC: \*H01L-029/786; H01L-021/336; H01L-021/265

CA Abstract No: 124(02)019778K Derwent WPI Acc No: C 95-341995 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 7235680 A2 950905 JP 9425800 A 940224 (BASIC)

Priority Data (No,Kind,Date): JP 9425800 A 940224 DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

04943080 \*\*Image available\*\*

MANUFACTURE OF THIN-FILM TRANSISTOR

PUB. NO.:

07-235680 [JP 7235680 A]

PUBLISHED:

September 05, 1995 (19950905)

INVENTOR(s): GOTO YASUMASA

SETO TOSHISUKE

KAWAHISA YASUTO

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

06-025800 [JP 9425800]

FILED:

February 24, 1994 (19940224)

INTL CLASS:

[6] H01L-029/786; H01L-021/336; H01L-021/265

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R004 (PLASMA); R011 (LIQUID CRYSTALS); R096 (ELECTRONIC

MATERIALS -- Glass Conductors); R100 (ELECTRONIC MATERIALS --

Ion Implantation): R116 (ELECTRONIC MATERIALS -- Light

Emitting Diodes, LED)

#### ABSTRACT

PURPOSE: To make it possible to simplify the manufacturing steps of an offset region in a submicron or micron order by performing the etching step of a gate electrode, the impurity implantation step and the re-etching step under the same mask.

CONSTITUTION: After resist, photosensitive polyimide 106 and the like are patterned by photolithography, a gate electrode 107a is etched by a CDE method or the like so that the angle of .theta.(sub 1)=25 deg.C is formed. Thereafter, ions are implanted, and phosphorus is implanted by an ion doping method, without peeling the resist the polyimide and the like. Furthermore. under the intact used state, wherein the etching is performed by the CDE method, this part is used as the mask in anisotropy etching by an RIE method without peeling the resist, the polyimide and the like. When the gate electrode is etched again at the taper angle of .theta.(sub 2)=87 degrees by the RIE method, an offset region of 110 of about 600nm and an LDD region 109 of about 460nm can be formed.

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

# (11)特許出願公第零号

# 特開平7-235680

(43)公開日 平成7年(1995)9月5日

(51)	Int	C1	
(31/	11116		

蒙別記号

庁内臺理書号

FΙ

技術表示箇所

H01L 29/786

21/336 21/265

9056-4M

H01L 29/78

311 P

21/ 265

審査請求 未請求 請求項の数 I OL (全 5 頁) 最終頁に続く

(21)出願番号

(22)出版日

特膜平6-25800

平成6年(1994)2月24日

(71)出版人 000003078

株式会社東芝

神奈川県川崎市幸区場川町72番地

(72)発明者 接蓋 康正

神奈川県川崎市業区小向東芝町1番地 株

式会社東芝研究開発センター内

(72) 発明者 源戸 俊佑

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 川久 夏人

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内


(74)代理人 并理士 則近 憲佑

# (54) 【発明の名称】 薄膜トランジスタの製造方法

## (57) 【要約】

【目的】 製造工程を煩雑化することなしに、低リーク 電流のTFTを提供する。

【構成】 多糖晶シリコンをチャネルに有するトップゲ ート型薄膜トランジスタにおいて、ソース・ドレイン領 域にイントリンシック領域、低不純物濃度領域、高不純 物濃度領域を有する薄膜トランジスタをゲート電極を同 ーのマスクを用いて、2回のエッチング工程と、1回の一 不純物注入工程で形成する薄膜トランジスタの製造方 生.



#### 【特許請求の範囲】

【請求項1】 絶縁基板上に半導体層を形成する工程と、この半導体層上に底面が広がったデート電極を形成する工程と、このゲート電極をマスクとして前記半導体層に不純物を導入しソース・ドレイン領域形成する工程と、前記ゲート電極の側面をエッチングする工程とを具備することを特徴とする序膜トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジタの製造 方法に関する。

[0002]

【従来の技術】プラズマ、発光ダイオード、液晶等の表示デバイスは、表示部の薄型化が可能であり、事務機器やコンピュータ等の表示装置あるいは特殊な表示装置への用途として要求が高まっている。

【0003】これらの中で、非晶質であるアモルファス・シリコン(αーSi)または結晶を持ったシリコン(ボリシリコン:polynSi)を用いた薄膜トランジスタ(TFT)をスイッテング素子としてマトリックス上に配した液晶表示装置(TFT-LCD)は、表示品位が高く、低消費電力であるため、その開発が盛んに行われている。

【0004】特にpoly-Siを用いたTFTは、a-SiTFTよりも移動度が10から100倍程度高く、その利点を利用して画素スイッチング素子して用いるだけでなく、周辺駆動回路にpoly-SiTFTを用いて、画素TFTと駆動回路下FTを同一基板上に同時に形成する駆動回路一体型TFT-LCDの研究開発が盛んに行われている。

【0005】poly-SiTFTは、a-SiTFTに比べ移動度は高いが、他方リーク電流(TFTがOFFのとき流れてしまうリーク電流)がa-SiTFTに比べ高いという難点がある。 駆動回路を構成する場合には、持に問題にならないが画素スイッチングに用いた場合は、画質劣化の原因となる。

【0006】そのため、画素に用いるpoly-SiTFTには、さまざまに構造上に工夫をこうしたものがある。その一例として、オフセット構造を持ったTFTを製造する場合、ソースドレイン領域、オフセット領域を形成するために、フォトリソグラフィー工程が2回必要である。従って露光のために少くとも2つのマスクが必要であり、それに共うPEP工程等の露光工程も夫々必要となり、工程が煩雑化するという問題があった。

[00001]

【発明が解決しようとする課題】 逆来の薄膜トランジタの製造方法は、リーケ環流の低減化に有利なオイセット 構造を有するものの、かくニョンロのマスクを必要とするシ回の露光工程が必要で工程が順強化する問題があった。 【0003】本発明は上記問題点に選ぶてなされたもので、1回の露光工程でオブセット構造を形成でき、製造工程数を簡略化した薄膜トランジスタの製造方法の提供を目的とする。

[00009]

【課題を解決するための手段】上記目的を達成するために、本発明は絶縁基板上に半導体層を形成する工程と、この半導体層上に底面が広がったデート電極を形成する工程と、このゲート電極をマスクとして前記半導体層に不純物を導入しソース・ドレイン領域を形成する工程と、前記ゲート電極の側面をエッテングする工程とを存置とする薄膜トランジスタの製造方法を提供するものである。ここで、半導体は17族半導体や11-VI族等の化全物半導体であっても良いが、液晶表示装置に使用した際の画質向上面からシピコンが好ましい。【0010】

【作用】透明絶縁性基板上に、薄膜トランジスタを製造する際、ゲート電極のエッチング工程。不純物在入工程、再エッチング工程を、同一のマスクで行うことにより、サブミクロンあるにはミクロンオーダのオフセット領域の製造工程を簡略化することができる。それによりコストの低下、歩留まりの向上が可能となる。 【0011】

【実施例】以下、本発明の詳細を図示の実施例により説明する。

(実施例1)実施例1を図1に従い説明する。図1には
nチーネルコプラナ型TFTの製造工程を示している。
【0012】最初にプラス基板・石英基板等からなる送 光性絶縁基板101上にCVD法によりバッファを置さる。 るSiOx膜102を100nm程度披着する。さらな でVD法によりaーSi:H膜を30nm被着し、450度で1時間炉下二ールを行った後、例えばXeCL手を設する。その度で1時間炉下二ールによりaーS:H膜を溶融を 手シマレーザアニールによりaーS:H膜を溶融後、フェトリソグラフィ等によりpolyーSi膜103を形成する。その後、フェトリソグラフィ等によりpolyーSi膜103をパターニング、エッチンプし、島状に加工する(図1(a))。

【0.0.1.3】次に、こVD法によりポート絶縁膜として5.10に膜1.0.4を1.0.0の加液著した後、ゲート電極として例えば燐ドーデュー5.1膜1.0.5を4.0.0の加液著する(図1.0)。

【りり14】 アナトドログラコ・によりンジスト、感光性ポリイミド106等をドターニ」だった後に、ピート電板1914を倒えばこうミに等により4、=25)の角度がつくようにユーチングを守ち、図:(c))。

【00)(5)次にンジスト、市による等の測離を行わず、イオン性人、イオンペーと)で注により構を住入する。イオン性人法の場合、例えば加速進度は100点とで、メース量は5人10点のminutaの。 韓イオンは上部にエート連機が存在しないパース・メンイン領域10

8には燐イオンがヘビードーブミれる。この領域に電気 的に隣接してゲートテーパ端部を通過して燐イオンが注 入される領域、つまりライトリィドーブミれた領域10 9、さらに隣接して膜厚が213 nm以上あるテーパ部 直下の活性層領域、すなわちイントリンシックSiのま まである領域110が得られる(図1(d))。

【0016】次にレジスト・ポリイミド等の剥離を行わず、CDE法によるエッチング時に用いたままの状態でさらに、RIE法の異方性ニッテング時のマスクとして使用する。RIE法により32 = 87度のテーパ角でサート電極を再エッチングすると約600nmのオフセット領域110と、約460nmのLDD領域109が形成できる。このときの活性層及びゲート電極の状態について記載する。ゲート電極の再エッテングによりゲート電域107b長は短くなり、それにともないチャネル領域はやや短くなる。チャネルに警接して前記ライトリインに関域である。チャネルに警接して前記ライトリインでは、イフセット領域109、イントリンシックSi領域(オフセット領域)110がソース・ドレイン領域の一部として加わる(図1(e))。

【0017】この後レジスト等の剥離を行った後、APCVD法により層間絶縁膜111を400nm程度被着する(図1(f))。次に、例えばXeClエキシマレーザアニールによりソース・ドレイン領域、ゲート電極107 bの活性化を行う。この時のレーザニネルギーは約200mJ/cm²とずれば、十分に活性化ができる。レーザ活性化法を用いた場合不純物の拡散長は、たかだか60nm程度であるので約540nm (0.5mm)のオフセット領域110が形成される。さらに、LDD領域109とオフセット領域110を同時に溶融させるために、良好な111接合を形成できることも、リーク電流低波に寄与している(図1(g))。

【0.0.1.81 さらに、ファトリソブラフィによりコンタクトボールHを開孔し(図:(h))、ソース・ドレイン電極として例えばA1腹をスパッタリング法により成膜する。フォトリソグラフィ等によりソース・ドレイン電極1.1.2にパターニングして、n デーネルコプラナ型TFTが完成する(図1.(i))。

【0019】 ここでゲート電極107a、107bのテーパー加工について説明を加える。デート電極をテーバエッチングする際、図2に示したようにゲート電極107aのテーパ角を $\theta_1$ 度とする。次に、レジストタの制難を行わずそのままゲート電極107aをマスクタと107aのエッデ部が垂直ある。は垂直に近い角度( $\theta_2$ )になるように第二十二と一つないを置し、「カを形成する。この時、 $\theta_2$ )になるように第二十二と一つない。デート電極107bを形成する。この時、 $\theta_2$ )になるように第二十二と一つない。デート電極107bを形成する。この時、 $\theta_2$ )になるように第二十二と一つない。デート電極107bを形成する。この時、 $\theta_2$ )なる発揮である。この時、 $\theta_2$ )なる発揮である。この時、 $\theta_2$ )なる発揮である。この時、 $\theta_2$ )なる発揮である。

トリンシックポリシリコンのいわゆるオフセット領域の長き( $L_0$ ) の制御は、ゲート電極107a、107b の標厚、イオン加速電圧、ゲート電極テーペ部の角度( $\theta_1$ 、 $\theta_2$ ) 等によって制御する。この時の活性層103中の平均不純物密度を図3に示す。このように、1度の不純物注入工程で、ゲート電極端107bからの距離により、高不純物濃度領域103(> $L_1$ )、低不純物濃度領域109( $L_1$ )、オフセット領域110( $L_0$ )の3領域を形成することができる。

【0029】また、ゲート電極を上記条件( $\theta_2>\theta$ 」)で2回でエッチングした後、ケート電極をマスクとして、さらに不純物を低速度で注入すると1DD構造をとることもできる。

【0021】このとき、不純物を含まな $(-p_0+y_0-s_0)$  1 領域(オフセット領域)10 + の及ぎ( $L_1$ ) と、低不純物濃度領域 10 10 の長き( $L_0$ ) の比( $L_1$  /  $L_0$ ) が 0 、 1以上であることが高い信頼性を得ることから好ましい。

【0022】この製造方法によれば、オフセット領域を 形成するために新たなマスクを必要としない、従ってそ の分の余分のPEP工程率がなくなり、大幅に工程を簡 路化することができる。

【0023】本発明のTFTにおいては、容易にオフセット構造を形成することができり一ヶ電流をFKIの一日 A程度に低減でき、ゲート電極にテーバがついているにも関わらず、前記ゲート電極直下のゲート絶縁膜中に増イオンが注入されずTFTの信頼性が向上する。

【0024】なお、本発明では、コブラー型できてについて説明したが、本発明の主意を通脱しない範囲において、さまざまに変形することができる。例えばソース・ドレイン領域、チーネル領域よりもエート連続が上にたる下きず、例えばスタウ型できずについても同様に実施することができる。また、カチースレまたはタチャでもタイコのできてに適用でもことができるのは違うまでもない。エート連続材料については、新融点金属、その経過物、窒化物などが使用でき、また、エート・連続膜につ

いては、空化シリコン、空化酸化シリコン等が使用でき、さらには、ソース・ドレイン領域、チャネル領域に ついては、、多結晶、非晶質の各種半導体を使用することができる。

#### [0025]

【発明の効果】本発明により、オフセット領域を形成するためのフォトリッグラフィ工程を創除し、製造工程を 簡略化することができる。それによりコストの低下、歩 留まりの向上が可能となる。


### 【図面の簡単な説明】

ケート電磁局和19ヵ1日

【図1】 本発明の実施例を工程順に示した断面図。

【図2】 本発明の実施例の要部拡大図。


# [図:]



【図3】 本発明の実施例を説明する図。

# 【符号の説明】

- 101 基版
- 102 バッファ蓍
- 103 多結晶シリコンチャネル
- 104 ゲート絶縁膜
- 107a.107b ゲート電機
- 103 ソース・ドレイン領域
- 109 低不純物濃度領域
- 110 オフセット領域
- 111 層間絶縁膜



フロントページの続き

(51) Int. Cl. 6 瓊別記号

 庁内整理番号
 FI

 9056-4M
 HO1L 29/78
 311 G

技術表示箇所

41

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分

【発行日】平成13年11月9日(2001.11.9)

【公開番号】持開平1-235580

【公開日】平成7年9月5日(1995.9.3)

【年通号数】公開特許公報で一235で

【出願番号】持願平も一25800

【国際特許分類第7版】

H01L 29/786

21/336

21/265

[F[]

H01L 29/78 311 P

21/265

29/78 311 G

#### [手続補正書]

【提出日】平成13年2月23日(2001.2.2 3)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】 明細書

【発明の名称】 薄膜トランジスタの製造方法

【特許請求の範囲】

【請求項1】 絶縁基板上に半導体層を<u>島状に</u>形成する 工程と、この半導体層上に<u>絶縁膜を形成する工程と、前</u> 記絶縁膜上に導電膜を形成する工程と、前記 導電膜をその上面が前記レジストマスクを形成する工程と、前記 導電膜をその上面が前記レジストマスクに従い、底面が 広がったテーパ状にバターニングする工程と、この導電 漢をマスクとして前記半導体層に下純物を導入する工程 と、前記レジストマスクを用いて前記等電膜の側面を二 ッテングしてデート電極を形成する工程とを具備するこ とを特徴とする薄膜トランジスタの製造方法。

【請求項2】 絶縁基板上に半導体署を島状に形成する工程と、この半導体層上に絶縁膜を形成する工程と、前記絶縁膜上に導重膜を形成する工程と、前記導面膜をその底面端部が広がったテーパ状にパターニングする工程と、の底面端部が広がったテーパ状にパターニングする工程と、可記半導体層に所定濃度の不延拗を導入する工程と、前記半導体層に、前記一一ト登極を形成する工程と、前記半導体層に、前記一一ト登極を形成する工程と、前記半導体層に、前記一一ト登極を形成する工程と、前記半導体層に、前記一一ト登極を形成する工程と、前記半導体層に、前記一十八登極を示えていまして前記所定濃度より支低・漫度の不延拗を導入する工程と、を具備することを特徴とする道膜トラングスタの製造方法。

【請求項3】<u>前記準備膜を 1ターニングする工程と</u> <u>前記ケート電機を形成する工程では</u>同一のマスクを用い ることを特徴とする請求項2記載の薄膜トランジスタの 製造方法。

.1.1

【請求項4】 <u>前記半導体圏を島状に形成する工程の前に、前記絶縁基板上にバッフェ圏を形成する工程を具備することを特徴とする請求項1円至2のいずれかに記載の薄膜トランジスタの</u>製造方法。

【請求項 5 】 前記薄膜トランジスタの製造方法において、前記ゲート電域をレーザ活性化する工程をきらに異備することを特徴とする請求項10至2のいずれかに記載の薄膜トランジスタの製造方法。

【発明の詳細な説明】

[00001]

【産業上の利用分野】本発明は、薄膜トランジタの製造 方法に関する。

[0002]

【従来の技術】プラズマ、発光ダイオード、液晶等の表示デバイスは、表示部の薄型化が可能であり、事務機器やコンピュータ等の表示装置あるいは特殊な表示装置への用途として要求が高まっている。

【00003】これらの中で、非晶質であるアモルママス・シリコン aーSil または結晶を持ったシリコン (ボリショコン:polyーSil を用いた薄膜トランジスタ:TFT)をスイッチング帯子としてマトリックス上に配した液晶表示接置 TFT-LCD)は、表示品位が高く、低消費電力であるため、その開発が盛んに行われている。

【000年】特に0010円 - 61を用いたTFTは、00円 51TFTは00多数原で10円 6100円 7階度高く、その利用を利用して回蓋スペッチング素子して用いるたってなり、同辺駆動回路に00円では1、回蓋TFTを関いて、回蓋TFTと駆動回路ですでを同一き板上に同時に形成する駆動回路一体型でFT-とじDの研究開発

が盛んに行われている。

[0705] poly-SITETW. a-SITET に比べ移動度は高いが、他声リーク電流 (TFTがOF Fのとき流れてしまうリーク電流: がa - SiTFTに 比べ高いという難点がある。駆動画路を構成する場合に は、特に問題にならないが画業スイッチングに用いた場 合は、画質劣化の原因となる。

【0 9 0 6】そのため、画葉に用いるp 9 1 y - S i T FTには、さまざまに構造上に工夫をこらしたものがあ る。その一例として、オフセット構造を持ったTFTを 製造する場合、ソースドレイン領域、オフセット領域を 形成するために、フォトリングラフィー工程が2回必要 である。従って露光のために少くともこつのマスクが必 要であり、それに共う282二種等の露光工程も夫々必 要となり、工程が煩雑化するという問題があった。

[0007]

【発明が解決しようとする課題】従来の薄膜トランジタ の製造方法は、リーク電流の低減化に直利なオフセット 構造を有するものの、少くとも2つのマスクを必要とす る2回の露光工程が必要で二程が頃雑化する問題があっ た。

【0008】本発明は上記問題点に鑑みてなされたもの で、1回の鶴光工程でオフロット構造<u>あるいはLDD構</u> 遺を形成でき、製造工程数を簡略化した薄膜トランジス 夕の製造方法の提供を生的とする。

[00091]

【課題を解決するための手段】上記目的を達成するため に絶縁基板上に半導体層を島状に形成する工程と、この 坐導体層上に絶縁膜を形成する三層と、前記絶縁膜上に <u>準電膜を形成する工程と、前記導電膜上に所定パターン</u> <u> カレジストマスクを形成する二複と、前記導**準膜**をその</u> <u>上面が前記レジストマスクに従い、底面が広がったテー</u> <u> 代状に マターニングする工程 と、この導電膜をマスクと</u> して前記半導体層に不疑物を導入する工程と、前記レジ ストマスラを用いて前記導賃頭の側面をエッチングして <u>ビート領極を形成する工程とを具備することを特徴とす</u> る薄膜トランジスタの製造方法を提供するものである。 ここで、半導体は4 夜半導体や3-4 | 天等の加工物半導 本であっても良いが、液晶衰示装置に使用した際の画賞 回上面からシリコンが好ましい。

[00:0]

【作用】透明絶縁性基板上に、薄膜トランジスタを製造 する際、ゲート電機のエッチング工程、下純物注入工 程、再エッチング工程を、同一のマスクで行うことによ り、 エキミグロンある いはまごロン オーダのオフセット 領域の製造工程を簡略化することができる。それにより **ニストカ低下、歩留まりの同二か可能になる。** 

(0)1:11

【実施例】以下、15発明の詳細を図示り実施例により説 明する。《実施例』』『実施例』を図』に従い説明する。

図:にはnチャネルニブラナ型TFTの製造工程を示し ている。

【0012】最初にガラス基板・石英基板率からなる透 光性絶縁基板:O:上にCVD法によりバッファ層とな る5:0x膜102を100m和程度被着する。さらに CVD法によりaーSi:H膜を50am被着し、45 0度で1時間炉アニールを行った後、例えばXeC1二 キシでレーザアエーッによりa-Si: H膜を溶離再結 晶化ぎせpoly-Si獏103を形成する。その後、 フェトリソグラフィ等によりpoiy-Si蔟103を パターニング、エッチングし、島状に加工する(図1 (a);

【0013】次に、CVD法によりゲート絶縁膜として S i O x 膜 1 0 + を 1 0 0 n m 波青した後、ゲート電極 として例えば矮ドーでa-S:寝105を400nm波 着する(図1(b)・,

【0014】フェトリリグラフィによりレジスト、越光 性ポリイミド106等をバターニングした後に、ゲート 電極:0.7 aを例えばCDE注等により $\theta_1=2.5$ °の 角度がつくようにエッチングを行う(図1 (c)),

【0015】次にレジスト、ポリイミド等の剥離を行わ ず、イオン往入、イサンドーピング法により響を往入す る。イオン注入法の場合、例えば加速電圧は100ke V.ドーズ蓋は5×1015cm=2とする。燐イオン は上部にゲート電極が存在しないソース・ドレイン領域 108には蝶イオンガヘビードーブされる。この領域に 電気的に隣接してデートテード端部を通過して燐イオン が注入される領域。つまりライトリィドーブされた領域 109、さらに隣接して漢厚が215ヵm以上あるテー バ部直下の活性層領域、すなわるイントリンシックSi のままである領域::Dが得られる(図)(d))。

【0016】次にレジスト・ポリイミド等の剥離を行わ ず、CDE法によるエッチング時に用いたままの状態で さらに、RIE注の異方性ニッチング時のマスクとして 使用する。R I E 法により  $f_2 = 3$  I 度のテーパ角でゲ 一ト電機を再ニッチングすると約300amのオフセッ ト領域:10上、約400mのこDD領域:09が形 成できる。この上きの活性層及びデート電極の状態につ いて記載する。ピート電極の再二・テングによりゲート 震極1075長は短くなり、それにともないチャネル領 滅ばわわ短くなる。チーネルに隣接して前記ライトリイ ドーフ(LOD 領域109、イントリンシックSI領 域(オフセット領域)(1)がソース・ドレイン領域の 一郎としておかる。図: 60 では

【0017】この後レジスト等の剥離を行った後、AP CVD法により層間絶縁膜11.至1)11m程度被管 する 図1 (1) 次に、例えばだらご(エキシマン ーザアニーリによう ニース・ドン・ン 領域、デート登極 1.0 7.5 の活性化を行う。この時のシーザニネルギーは 約200m1/cmicすれば、一分に活性化ができ

る、レーザ活性化法を用いた場合下純物の拡放会は、たかだから0nm程度であるので約5÷りnm(0.5μm)のオフセット領域、10が形成される。さらに、LDD領域109とオフセット領域110を同時に容融させるために、良好なn/1接合を形成できることも、リーク電流低域に寄与している(図1(g))。

【0018】 さらに、フォトリソグラフィによりコンタクトホール日を開孔し(図)(h))、ソース・ドレイン電極として例えばA 1 獏をスパッタリング注により成譲する。フォトリソグラフィ等によりソース・ドレイン電極 1.12にパターニングして、n チャネルコプラナ型 TFTが完成する(図 1.12に、1.12

【0019】ここでゲート電極107a、107bのテーパー加工について説明を加える。ゲート電極をテーパエッテングする際、図2に示したようにゲート電極107aのテーパ角を $\theta_1$ 度とする。次に、レジストを極107aのデート電極107aを存むする。さらに、前記ゲート電極107aを存むし、ゲート電極107aのエッチ部が垂直あるいは垂直に近い角度( $\theta_2$ )になるように再エッテングを行ってテート電位107bを形成する。この時、 $\theta_2$ ンノート電でエッチングすることは、言うまでもない。ケート電極フッチングすることは、言うまでもない。ケート電極フッチングすることは、言うまでもない。ケート電極フッチングすることは、言うまでもない。ケート絶繰膜104を通過して不純物が注入したる領域の長さ( $\xi_1$ )と、チャネル領域に隣接したイント

7a、ゲート絶縁膜104 を通過して不純物が注入される領域の長さ1 と、チャネル領域に弾接したイントリンシックボリシリコンのいわゆるオフセット領域の長さ(10 の制御は、ゲート電極モリテュ、107 的の膜厚、イオン加速電圧、ゲート電極モーパ部の角度(10 等によって制御する。この時の活性冒103 中の平均不純物密度を図3 に示す。このように、1 度の不純物注入工程で、ゲート電極端107 しからの距離により、高不純物濃度領域108 (109 ) 「本下セット領域110 (109 ) の109 の

【0020】また、ゲート電機を上記条件( $\pm_2>$   $\theta_1$ )で2回でエッチングした後、デート電機をマスクとして、さらに下純物を低濃度で注入するとしDD構造をとることもできる。

【0.0.2.1】このとき、不純物を含まないp.o.l.y-s.i i 領域(オアセット領域) 1.0.4の受き<u>(1.0.l.i)と、低不</u> 純物濃度領域 1.0.5の受き、1.0.1 のた(1.0.l.i)が 0.1 以上であることが高い信頼性を得ることから好ましい。

【0022】この製造方法によれば、ナコセット領域を 形成するために新たなマストを必要としない。使ってモ の分の余分のPEP三程等がなくなり、大幅に三温を簡 絡化することができる。

【りり23】本発明のTFTにおいては、本男にナーセット構造を形成することができ、一下遺流をでくりり

TITA 程度に低減でき、ゲート電極にチーパがついているにも関わらず、前記ゲート電極直下のゲート絶繰膜中に壊べすンが住入されずTFTの信頼性が向上する。

(実施例2) 本実施例が、実施例:と異なる点は、半準体が31以外の半導体である化合物半導体のGaAssである。以外の半導体である化合物半導体のGaAssである。大一ト電極がWNxのショットキー電極になったことにある。この場合、実施例1の様なゲートを超過である。このGaAs層上にGaAs層を形成したデールが広がった古形)のゲート電極のはこれを発展したでは、27年後にエッテングは変を形成したでする。なるは対数が表によって実施例1とは対数がは異なった。まずを用いたコプラナ型TFTをオフセができる。を用いたコプラナ型TFTをオフセができる。

【0024】なお、本発明では、コプラナ型でFTについて説明したが、本発明の主旨を逸脱しない範囲において、さまざまに変形することができる。例えばソース・ドレイン領域、チャネル領域よりもデート電極が上にであるエとができる。また、ロデャネルまたはpチャネであることができる。また、ロデャネルまたはpチャでも同様にティであることができる。また、ロデャネルはpチャでもない、ゲート電極材料については、高融点金属、そのには、空化かなどが使用でき、また、ゲート絶縁膜でいては、空化シリコン、空化酸化シリコン等が使用でき、また、ソース・ドレイン領域、チャネル領域については、タ結晶、非晶質の各種半導体を使用することができる。

#### [0025]

【発明の効果】本発明により、オフセット領域を形成するためのフォトリソグラフィ工程を創除し、製造工程を 簡略化することができる。それによりコストの低下、歩 留まりの向上が可能となる。

## 【図面の簡単な説明】

- 【図1】 本発明の冥施例を工程順に示した断面図。
- 【図2】 本発明の実施例の要部拡大図。
- 【図3】 本発明の実施例を説明する図。

#### 【符号の説明】

- 101 基板
- 102 バッファ竇
- 103 多結晶シリコンチーネル
- 1000 デート絶縁膜
- 10001 1005 デート電極
- 103 ソース・ドレイン領域
- 109 低下純物濃度領域
- 1.1.) オコモット領域
- 1.1. 層間絶縁膜